[发明专利]一种基于S5PV210的无线流媒体摄像头

摘要

本发明公开了一种基于S5PV210的无线流媒体摄像头，本发明包括ARM处理器S5PV210、无线模块、CMOS传感器、红外模块、云台模块和NAND FLASH存储模块；所述的ARM处理器S5PV210的SDIO接口与无线模块信号连接，FIMC接口与CMOS传感器的信号输出端连接，NAND接口与NAND FLASH存储模块信号连接，串口与云台模块连接，I/O口与红外模块连接。本发明视频清晰、结构简单、访问方便，可通过无线连接、云台控制且在夜间拍摄。

主权项

一种基于S5PV210的无线流媒体摄像头，包括ARM处理器S5PV210、无线模块、CMOS传感器模块、红外模块、云台模块和NAND FLASH存储模块；其特征在于：所述的无线模块包括WIFI芯片P1 WM‑G‑MR‑09、PMOS管Q2、第一电容CW1、电阻RW1～RW21；ARM处理器S5PV210的管脚Xmmc3DATA0、Xmmc3DATA1、Xmmc3DATA2、Xmmc3DATA3、Xmmc3CLK、Xmmc3CMD、XEINT9、Xmmc3CDn分别与第一电阻RW1、第三电阻RW3、第五电阻RW5、第七电阻RW7、第十一电阻RW11、第十三电阻RW13、第十五电阻RW15的一端连接，第一电阻RW1、第三电阻RW3、第五电阻RW5、第七电阻RW7、第十一电阻RW11、第十三电阻RW13、第十五电阻RW15的另一端分别与第二电阻RW2、第四电阻RW4、第六电阻RW6、第八电阻RW8、第十电阻RW10、第十二电阻RW12、第十四电阻RW14、第十六电阻RW16的一端连接，第二电阻RW2、第四电阻RW4、第六电阻RW6、第八电阻RW8、第十电阻RW10、第十二电阻RW12、第十四电阻RW14、第十六电阻RW16的另一端作为VCC_WIFI输出端，与WIFI芯片P1的1脚、3脚、5脚连接，ARM处理器S5PV210的输出的SD3_WPn、SD3_DATA1、SD3_DATA0、SD3_CLK、SD3_CDn、SD3_CMD、SD3_DATA3、SD3_DATA2管脚分别与WIFI芯片P1的2、4、6、8、10、12、14、16管脚连接，GPJ2_0和GPJ2_1分别接保护电阻RW20和RW21，输出的WIFI_PD和WIFI_IO与WIFI芯片P1的13和15脚连接，管脚GPC1_1与第十七电阻RW17的一端连接，第十七电阻RW17的另一端分别与第一电容CW1的一端、第十八电阻RW18的一端和PMOS管Q2的栅极连接，第一电容CW1另一端接GND，第十八电阻RW18另一端接3V3_IO,Q2的漏极接VCC_WIFI，源极接3V3_IO，WIFI芯片P1的7、9、11脚接GND；CMOS传感器模块包括ov3640CMOS传感器、保护电阻RC1～ RC22；ARM处理器S5PV210的管脚CAM_PCLK、CAM_HREF、CAM_VSYNC、CAM_CLKOUT、CAM_DATA0～CAM_DATA7分别连接保护电阻RC1～RC12的一端连接，保护电阻RC1～RC12的另一端分别与ov3640传感器的5、6、7、8、16、15、14、13、12、11、10、9脚连接，管脚Xi2cSCL1和GPG2_5、Xi2cSDA1和GPG2_6分别与电阻RC15～RC18的一端连接，第三十六电阻RC15、第三十七电阻RC16的另一端与第三十四电阻RC13的一端、CMOS传感器模块的2管脚连接，第三十八电阻RC17、第三十九电阻RC18的另一端与第三十五电阻RC14的一端、CMOS传感器模块的1管脚连接，第三十四电阻RC13、第三十五电阻RC14的另一端作为3V3_IO端，与CMOS传感器模块的18管脚连接；ARM处理器的管脚CAM_FILELD与第四十二电阻RC21和第四十三电阻RC22的一端连接，第四十二电阻RC21的另一端与CMOS传感器的3脚连接，第四十三电阻RC22的另一端接地；ARM处理器的管脚KP_ROW6与第四十电阻RC19和第四十一电阻RC20的一端连接并接CMOS传感器模块的4管脚，第四十电阻RC19的另一端与CMOS传感器模块的18管脚连接，第四十一电阻RC20的另一端接地；CMOS传感器模块的17管脚接VDD5V,19、20管脚接地；红外模块包括DC/DC芯片U1 CP2122、肖特基二极管D1、红外LED D2～ D10、第四十四电阻RL1，第二电容CL1和第三电容CL2，电感L1；DC/DC芯片U1的1脚连接肖特基二极管D1的正极和电感L1的一端，电感L1的另一端与DC/DC芯片U1的5管脚、第三电容CL2的一端连接并接VCC，第三电容CL2的另一端接地；肖特基二极管D1的负极与第二电容CL1和红外LED D2的正极连接，红外LED D2～D10正负串联，红外LED D10的负极与DC/DC芯片U1的3脚、第四十四电阻RL1的一端连接；第二电容CL1的另一端、第四十四电阻RL1的另一端与DC/DC芯片U1的2脚连接并接地，ARM处理器的管脚GPJ2_2与DC/DC芯片U1的4脚相连；云台模块包括MAX3485、三极管Q1、瞬态抑制二极管TVS1、电阻RY1～RY7；ARM处理器的管脚RXD2_485、GPJ1_4和TXD2_485分别与MAX3485的1、3、4脚连接，第四十六电阻RY2的一端与MAX3485的2脚、3脚、三极管Q1的集电极，第四十六电阻RY2的另一端与MAX3485的8脚、第四十七电阻RY3的一端连接并接VDD；第四十五电阻RY1的一端与MAX3485的4脚连接，另一端与三极管Q1的基极连接，三极管Q1的发射极与MAX3485的5脚、第四十八电阻RY4的一端连接并接地，第四十七电阻RY3的另一端与MAX3485的7脚、第四十九电阻RY5的一端、第五十一电阻RY7的一端连接，第五十一电阻RY7的另一端与瞬态抑制二极管TVS1的一端、云台的1脚连接，第四十八电阻RY4的另一端与MAX3485的6脚、第四十九电阻RY5的另一端、第五十电阻RY6的一端连接，第五十电阻RY6的另一端与瞬态抑制二极管TVS1的另一端、云台的2脚连接；NAND FLASH存储模块包括NAND芯片U2 K9F2G08，第五十二电阻RN1、第五十三电阻RN2和电容CN1～CN3；ARM处理器的管脚Xm0FRnB3、Xm0FRnB2、Xm0FRnB1、Xm0FRnB0、Xm0FRnEn、Xm0CSn2、Xm0CSn3、Xm0CSn4、Xm0CSn5分别与NAND芯片U2的4、5、6、7、8、9、10、14、15脚连接，Xm0DATA0～ Xm0DATA7分别与NAND芯片U2的29、30、31、32、41、42、43、44脚连接，Xm0FCLE、Xm0FALE、Xm0FWEn与NAND芯片U2的16、17、18脚连接，第五十三电阻RN2一端与NAND芯片的19脚连接相连，另一端与VDD NAND连接；第五十二电阻RN1的一端与第四电容CN1的一端、第五电容CN2的一端、第六电容CN3的一端和NAND芯片U2的12脚连接，第四电容CN1的另一端、第五电容CN2的另一端、第六电容CN3的另一端接地，第五十二电阻RN1的另一端与VDD_IO连接，NAND芯片U2的13、36脚接地。