[发明专利]互连结构和方法有效
| 申请号： | 201310241836.6 | 申请日： | 2013-06-18 |
| 公开（公告）号： | CN104051414B | 公开（公告）日： | 2018-03-23 |
| 发明（设计）人： | 蔡纾婷;杨敦年;王铨中;刘人诚;洪丰基;许慈轩;陈愉婷;林政贤;蔡双吉 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L23/522 | 分类号： | H01L23/522;H01L21/768 |
| 代理公司： | 北京德恒律治知识产权代理有限公司11409 | 代理人： | 章社杲,孙征 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及互连结构和方法，提供了一种半导体器件包括第一半导体芯片和第二半导体芯片，其中，第一半导体芯片包括第一衬底和形成在第一衬底上方的多个第一金属线；第二半导体芯片接合在第一半导体芯片上，其中，第二半导体芯片包括第二衬底和形成在第二衬底上方的多个第二金属线。半导体器件进一步包括连接在第一金属线和第二金属线之间的导电塞，其中，导电塞包括形成在硬掩膜层的第一侧面上方的第一部分和形成在硬掩膜层的第二侧面上方的第二部分，其中，第一部分具有第一宽度；第二部分具有第二宽度，且第二宽度大于或等于第一宽度。 | ||
| 搜索关键词： | 互连 结构 方法 | ||
【主权项】：
一种半导体设备，包括：第一半导体芯片，包括第一衬底和形成在所述第一衬底上方的硬掩膜层；第二半导体芯片，接合在所述第一半导体芯片上，所述第二半导体芯片包括第二衬底和形成在所述第二衬底下方的多条第二金属线；以及导电塞，连接在所述硬掩膜层和所述第二金属线之间，所述导电塞包括：第一部分，形成在所述硬掩膜层的第一侧的下方，所述第一部分具有第一宽度；第二部分，形成在所述硬掩膜层的第二侧的上方，所述第二部分具有大于所述第一宽度的第二宽度，所述硬掩膜层的第二侧与所述硬掩膜层的第一侧相对；以及第三部分，形成在所述衬底中，位于所述衬底的前侧和所述衬底的背侧之间，所述第三部分具有大于所述第二宽度的第三宽度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310241836.6/，转载请声明来源钻瓜专利网。
