[发明专利]具有集成电磁干扰屏蔽的集成电路堆叠

摘要

本发明涉及一种具有集成电磁干扰屏蔽的集成电路堆叠。集成电路系统包括具有接近包括安置在第一金属层氧化物内的第一导体的第一金属层的第一半导体层的第一装置晶片。第二装置晶片具有接近包括安置在第二金属层氧化物内的第二导体的第二金属层的第二半导体层。所述第一装置晶片的前侧在接合界面处接合到所述第二装置晶片的前侧。导电路径通过所述接合界面将所述第一导体耦合到所述第二导体。第一金属EMI屏蔽安置在所述第一金属氧化物层及第二金属层氧化物层中的一者中。所述第一EMI屏蔽包括在所述第一金属氧化物层及所述第二金属层氧化物层中的所述一者的最接近所述接合界面的金属层中。

主权项

一种集成电路系统，其包含：第一装置晶片，其具有接近包括安置在第一金属层氧化物内的第一导体的第一金属层的第一半导体层；第二装置晶片，其具有接近包括安置在第二金属层氧化物内的第二导体的第二金属层的第二半导体层，其中所述第一装置晶片的所述第一金属层氧化物的前侧在所述第一金属层氧化物与所述第二金属层氧化物之间的接合界面处接合到所述第二装置晶片的所述第二金属层氧化物的前侧；导电路径，其将所述第一导体耦合到所述第二导体，其中所述导电路径形成在蚀刻在所述第一导体与所述第二导体之间且从所述第二装置晶片的背侧蚀刻通过所述接合界面且蚀刻通过所述第二半导体层的腔中；及第一金属电磁干扰EMI屏蔽，其安置在所述第一金属氧化物层与第二金属层氧化物层中的一者中，其中所述第一EMI屏蔽包括在所述第一金属氧化物层与所述第二金属层氧化物层中的所述一者的最接近所述接合界面的金属层中。