[发明专利]浅沟槽的制作方法有效

专利信息
申请号: 201310202800.7 申请日: 2013-05-27
公开(公告)号: CN104183534B 公开(公告)日: 2017-05-10
发明(设计)人: 张翼英;何其旸 申请(专利权)人: 中芯国际集成电路制造(上海)有限公司
主分类号: H01L21/762 分类号: H01L21/762;H01L21/306
代理公司: 北京康信知识产权代理有限责任公司11240 代理人: 吴贵明,张永明
地址: 201203 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 本申请提供了一种浅沟槽的制作方法。该制作方法包括步骤S1,将表面具有介质层的衬底划分为存储单元区和逻辑电路区;步骤S2,在掩膜的保护下,在存储单元区刻蚀形成第一浅沟槽,在逻辑电路区刻蚀形成预形成槽,预形成槽宽度大于第一浅沟槽的宽度;步骤S3,在存储单元区和逻辑电路区形成牺牲层,其中,存储单元区的牺牲层填充第一浅沟槽,逻辑电路区的牺牲层与预形成槽形成共形台阶覆盖结构;以及步骤S4,将预形成槽刻蚀形成第二浅沟槽,并去除牺牲层。经过一次对准刻蚀形成第一浅沟槽和预形成槽,提高了浅沟槽的开口大小的精准度;牺牲层取代了保护第一浅沟槽的掩膜层,而且其去除过程与第二浅沟槽继续刻蚀同时进行,简化了制作流程。
搜索关键词: 沟槽 制作方法
【主权项】:
一种浅沟槽的制作方法,其特征在于,所述制作方法包括:步骤S1,将表面具有介质层的衬底划分为存储单元区和逻辑电路区;步骤S2,在掩膜的保护下,在所述存储单元区刻蚀形成第一浅沟槽,在所述逻辑电路区刻蚀形成预形成槽,所述预形成槽宽度大于所述第一浅沟槽的宽度;步骤S3,在所述存储单元区和所述逻辑电路区形成牺牲层,其中,所述存储单元区的牺牲层填充所述第一浅沟槽,所述逻辑电路区的牺牲层与所述预形成槽形成共形台阶覆盖结构;以及步骤S4,将所述预形成槽刻蚀形成第二浅沟槽,并去除所述牺牲层,所述步骤S4还包括:步骤S41,刻蚀去除所述共形台阶覆盖结构;步骤S42,沿所述预形成槽的侧壁对所述衬底刻蚀以形成所述第二浅沟槽,所述衬底的选择比与所述牺牲层的选择比的比值大于2:1;步骤S43,去除所述第一浅沟槽内的牺牲层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201310202800.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top