[发明专利]一种集成肖特基分裂栅型沟槽功率MOS器件无效
申请号: | 201310141293.0 | 申请日: | 2013-04-22 |
公开(公告)号: | CN103247538A | 公开(公告)日: | 2013-08-14 |
发明(设计)人: | 王颖;胡海帆;刘云涛;邵雷 | 申请(专利权)人: | 哈尔滨工程大学 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/28 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 150001 黑龙江省哈尔滨市南岗区*** | 国省代码: | 黑龙江;23 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及沟槽功率MOS器件的版图设计领域,特别涉及一种用七次光刻来实现集成肖特基分裂栅型沟槽功率MOS器件。本发明包括P-离子注入掩膜版,沟槽刻蚀掩膜版,保护栅结构回刻蚀阻挡掩膜版,P+离子注入掩膜版,电极接触孔掩膜版,金属分离刻蚀掩膜版,光刻压焊点掩膜版。由单个台面结构边缘向内依次是电极接触孔掩膜版、P-离子注入掩膜版、P+离子注入掩膜版。N+离子注入与P-离子注入共用同一掩膜版,减少掩膜版的制作成本。器件内的台面结构由沟槽结构包围,且台面结构为规则条状结构,从而降低因台面结构复杂而因此的电场集中效应,从而提升器件的整体击穿电压。 | ||
搜索关键词: | 一种 集成 肖特基 分裂 沟槽 功率 mos 器件 | ||
【主权项】:
一种集成肖特基分裂栅型沟槽功率MOS器件,包括P‑离子注入掩膜版,沟槽刻蚀掩膜版,保护栅结构回刻蚀阻挡掩膜版,P+离子注入掩膜版,电极接触孔掩膜版,金属分离刻蚀掩膜版,光刻压焊点掩膜版。由单个台面结构边缘向内依次是电极接触孔掩膜版、P‑离子注入掩膜版、P+离子注入掩膜版,且沟槽刻蚀掩膜版包围P‑离子注入掩膜版,P‑离子注入掩膜版包围P+离子注入掩膜版,金属分离刻蚀掩膜版和保护栅结构回刻蚀阻挡掩膜版包含于沟槽刻蚀掩膜版之中,光刻压焊点掩膜版位于有源区上方,其特征在于:集成肖特基分裂栅型沟槽功率MOS器件由各层掩膜版叠加组成,N+离子注入与P‑离子注入共用同一掩膜版;版图中加入P+离子注入掩膜版。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于哈尔滨工程大学,未经哈尔滨工程大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310141293.0/,转载请声明来源钻瓜专利网。
- 上一篇:电液双蓄能系统混合动力客车
- 下一篇:一种气动位置伺服系统反步控制方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造