[发明专利]采用N沟道和P沟道MOS晶体管的模拟浮动栅极存储器制造工艺

摘要

本发明涉及集成电路中模拟浮动栅极电极及其制造方法，其中捕获的电荷可被长时间存储。该模拟浮动栅极电极在多晶硅栅极水平形成，其整个长度为n型掺杂，并包括用作n沟道和p沟道MOS晶体管的栅极电极的部分；金属‑多晶硅存储电容器极板；和多晶硅‑有源隧穿电容器极板。p沟道MOS晶体管包括设置其源极区域和漏极区域之间的掩埋沟道区域，该沟道区域由离子注入形成。硅化物阻挡二氧化硅阻挡在电极上的硅化物覆层的形成，同时集成电路中其他多晶硅结构是硅化物覆层。

主权项

1.一种在基体的半导体表面形成的模拟浮动栅极电路，其包括用于模拟半导体集成电路的电气可编程电容器结构，所述模拟浮动栅极电路包括：在所述模拟浮动栅极电路的半导体表面的多个有源区域；设置在所述半导体表面的所述多个有源区域上的栅极介电膜；第一多晶硅电极，其在其整个长度上被掺杂为第一导电类型，并设置在所述栅极介电膜上且在所述多个有源区域上延伸；电容器介电膜，其在所述第一多晶硅电极上；以及第一导电极板，其包括金属并在导体水平形成，所述第一导电极板设置在所述第一多晶硅电极的一部分之上，且所述电容器介电膜位于所述第一导电极板和所述第一多晶硅电极的一部分之间；其中所述多个有源区域的第一有源区域包括：与所述第一导电类型相对的第二导电类型的第一源极/漏极区域和第二源极/漏极区域，其设置在所述第一多晶硅电极在其上延伸的部分的相对侧上的所述第一有源区域的表面；以及沟道区域，其设置在所述第一源极/漏极区域和第二源极/漏极区域之间，并在所述第一多晶硅电极和栅极介电膜下面，所述沟道区域具有所述第一导电类型的表面部分和设置在所述第一多晶硅电极下面的选择的深度的所述第二导电类型的掩埋部分；并且其中所述多个有源区域的第二有源区域由以下构成，所述第一多晶硅电极设置在所述第二有源区域的一部分之上：第一导电类型的第一源极/漏极区域和第二源极/漏极区域，其设置在所述第一多晶硅电极在其上延伸的部分的相对侧上的所述第二有源区域的表面；以及设置在所述第一源极/漏极区域和第二源极/漏极区域之间并在所述第一多晶硅电极和栅极介电膜下面的所述第二导电类型的沟道区域。