[发明专利]一种可实现亚阈值工作的列交错SRAM结构有效
| 申请号： | 201310047998.6 | 申请日： | 2013-02-06 |
| 公开（公告）号： | CN103137190A | 公开（公告）日： | 2013-06-05 |
| 发明（设计）人： | 赵慧;耿莉 | 申请（专利权）人： | 西安交通大学 |
| 主分类号： | G11C11/413 | 分类号： | G11C11/413 |
| 代理公司： | 西安通大专利代理有限责任公司 61200 | 代理人： | 蔡和平 |
| 地址： | 710049 *** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种可实现亚阈值工作的列交错SRAM结构，包括锁存型写驱动电路、SRAM存储单元阵列、行译码电路、列译码电路和灵敏放大器和读出电路；所述锁存型写驱动电路与SRAM存储单元阵列和列译码电路连接，SRAM存储单元阵列与行译码电路和灵敏放大器和读出电路连接；SRAM存储单元阵列由若干亚阈值SRAM基本存储单元组成，SRAM存储单元阵列采用列交错的排列方式。本发明通过在写驱动电路中加入锁存部件，能够保证写操作时“半选中”单元即使在亚阈值工作电压下仍然具有很好的稳定性，从而实现了亚阈值SRAM存储阵列的列交错，减小SRAM的软错误率，同时实现灵敏放大器的复用，提高SRAM的面积效率。 | ||
| 搜索关键词： | 一种 实现 阈值 工作 交错 sram 结构 | ||
【主权项】：
一种可实现亚阈值工作的列交错SRAM结构，其特征在于，包括锁存型写驱动电路（1）、SRAM存储单元阵列（2）、行译码电路（3）、列译码电路（4）和灵敏放大器和读出电路（5）；所述锁存型写驱动电路（1）与SRAM存储单元阵列（2）的位线（BL）和位线非（BLB）连接，行译码电路（3）与SRAM存储单元阵列（2）连接，列译码电路（4）与锁存型写驱动电路（1）连接，灵敏放大器和读出电路（5）与SRAM存储单元阵列（2）的读位线（RBL）连接；SRAM存储单元阵列（2）由若干亚阈值SRAM基本存储单元（20）组成，SRAM存储单元阵列（2）采用列交错的排列方式。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安交通大学，未经西安交通大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310047998.6/，转载请声明来源钻瓜专利网。
