[发明专利]半导体结构及其制造方法在审
| 申请号： | 201210591064.4 | 申请日： | 2012-11-06 |
| 公开（公告）号： | CN103811349A | 公开（公告）日： | 2014-05-21 |
| 发明（设计）人： | 朱慧珑;尹海洲;骆志炯;梁擎擎 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/78;H01L29/10 |
| 代理公司： | 北京汉昊知识产权代理事务所(普通合伙) 11370 | 代理人： | 朱海波;何平 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种半导体结构的制造方法，该方法包括：提供SOI衬底，该SOI衬底从上至下包括基底层（130），BOX层（110）和SOI层（100）；在所述SOI衬底上形成伪栅堆叠以及伪栅堆叠两侧的注入屏蔽层；去除伪栅堆叠形成栅极凹陷（220）；d）通过所述栅极凹陷（220）对半导体结构进行应力引发离子的注入并进行退火，在栅极凹陷（220）正下方形成位于所述SOI衬底的BOX（110）层之下的应力引发区（150）。相应地，本发明还提供了一种根据上述方法形成的半导体结构。 | ||
| 搜索关键词： | 半导体 结构 及其 制造 方法 | ||
【主权项】：
一种半导体结构的制造方法，包括：a）提供SOI衬底，该SOI衬底从上至下包括基底层（130），BOX层（110）和SOI层（100）；b）在所述SOI衬底上形成伪栅堆叠以及伪栅堆叠两侧的注入屏蔽层；c）去除伪栅堆叠形成栅极凹陷（220）；d）通过所述栅极凹陷（220）对半导体结构进行应力引发离子的注入并进行退火，在栅极凹陷（220）正下方形成位于所述SOI衬底的BOX（110）层之下的应力引发区（150）。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210591064.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
