[发明专利]分离栅闪存之顶部源线耦合的方法

摘要

一种分离栅闪存之顶部源线耦合的方法，包括步骤S1在半导体衬底上形成遂穿氧化层；步骤S2在遂穿氧化层一侧形成浮栅多晶硅层和氮化硅层；步骤S3对所述浮栅多晶硅层进行刻蚀；步骤S4形成自对准氧化物侧壁，并局部刻蚀浮栅多晶硅层；步骤S5对自对准氧化物侧壁进行回刻；步骤S6淀积高温氧化物层；步骤S7淀积多晶硅层；步骤S8形成多晶硅侧壁；步骤S9去除半导体衬底之第二上表面的高温氧化物层；步骤S10淀积所述源极多晶硅层，并进行化学机械研磨。本发明所述的分离栅闪存之顶部源线耦合的方法，简化了现有工艺流程，增加了分离栅闪存之顶部源线耦合的工艺窗口，提高了器件的稳定性。

主权项

一种分离栅闪存之顶部源线耦合的方法，其特征在于，所述方法包括：执行步骤S1：提供半导体衬底，并在所述半导体衬底上形成遂穿氧化层；执行步骤S2：在所述遂穿氧化层之异于所述半导体衬底的一侧依次形成浮栅多晶硅层和氮化硅层，并对所述氮化硅层进行光刻、刻蚀；执行步骤S3：以所述氮化硅层为掩模，对所述浮栅多晶硅层进行刻蚀；执行步骤S4：在所述氮化硅层之侧壁和所述浮栅多晶硅层之上表面淀积氧化物层，并通过刻蚀工艺刻蚀所述氧化物层，以在所述氮化硅层之侧壁形成自对准氧化物侧壁，并局部刻蚀位于所述自对准氧化物侧壁之间的所述浮栅多晶硅层，直至暴露局部遂穿氧化层之第一上表面；执行步骤S5：利用缓冲氧化物刻蚀剂对所述自对准氧化物侧壁进行回刻，暴露位于所述自对准氧化物侧壁下方的部分浮栅多晶硅层，并将暴露的局部遂穿氧化层刻蚀，直至暴露所述半导体衬底之第二上表面；执行步骤S6：在所述氮化硅层、所述自对准氧化物侧壁，以及所述被刻蚀而暴露的半导体衬底之第二上表面淀积高温氧化物层；执行步骤S7：在所述高温氧化物层的上表面淀积多晶硅层；执行步骤S8：刻蚀所述多晶硅层，以在所述高温氧化层内侧之表面形成所述多晶硅侧壁；执行步骤S9：去除形成在所述暴露的半导体衬底之第二上表面的高温氧化物层；执行步骤S10：在所述高温氧化层、所述多晶硅侧壁，以及暴露的半导体衬底之外表面淀积源极多晶硅层，并进行化学机械研磨。