[发明专利]一种半导体器件的制造方法有效
| 申请号： | 201210568218.8 | 申请日： | 2012-12-24 |
| 公开（公告）号： | CN103904018B | 公开（公告）日： | 2017-08-01 |
| 发明（设计）人： | 韩秋华 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762 |
| 代理公司： | 北京市磐华律师事务所11336 | 代理人： | 董巍,高伟 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体器件的制造方法，涉及半导体技术领域。该方法包括步骤S101提供半导体衬底，在所述半导体衬底上形成硬掩膜；步骤S102在所述硬掩膜和半导体衬底中形成浅沟槽隔离；步骤S103在所述半导体衬底中形成超浅沟槽隔离以及位于其两侧的条状图案。本发明的半导体器件的制造方法，由于采用了先形成浅沟槽隔离，再形成超浅沟槽隔离的方式制造沟道分段的晶体管，避免了现有技术中采用双重图形技术容易造成浅沟槽隔离与超浅沟槽隔离重叠的问题，提高了半导体器件的良率。 | ||
| 搜索关键词： | 一种 半导体器件 制造 方法 | ||
【主权项】：
一种半导体器件的制造方法，其特征在于，所述方法包括如下步骤：步骤S101：提供半导体衬底，在所述半导体衬底上形成硬掩膜；步骤S102：在所述硬掩膜和半导体衬底中形成浅沟槽隔离；步骤S103：在所述半导体衬底中形成超浅沟槽隔离以及位于其两侧的条状图案，所述步骤S103包括：步骤S1031：去除所述硬掩膜位于所述半导体衬底上拟形成超浅沟槽隔离和条状图案的区域的部分；步骤S1032：在所述硬掩膜被去除的区域形成牺牲层，所述牺牲层为依次嵌套的多层复合膜；步骤S1033：刻蚀所述牺牲层和半导体衬底以在所述半导体衬底上形成超浅沟槽隔离沟槽和条状图案，其中，所述条状图案位于所述超浅沟槽隔离沟槽的两侧；步骤S1034：在所述超浅沟槽隔离沟槽内填充超浅沟槽隔离材料并进行CMP，以形成超浅沟槽隔离。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210568218.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
