[发明专利]电脑主板及延时电路无效
| 申请号： | 201210549823.0 | 申请日： | 2012-12-18 |
| 公开（公告）号： | CN103869919A | 公开（公告）日： | 2014-06-18 |
| 发明（设计）人： | 郑盛村;吕和栋;周安林 | 申请（专利权）人： | 鸿富锦精密工业（深圳）有限公司;鸿海精密工业股份有限公司 |
| 主分类号： | G06F1/26 | 分类号： | G06F1/26 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 518109 广东省深圳市*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种电脑主板及延时电路。该延时电路连接一电压转换器，用于在接通电源后转换出一待机电压，该电压转换器包括一电压合格脚用于在该待机电压正常后输出一高电平。该重置信号电路包括一输入脚与电压合格脚连接；一振荡器用于产生时钟信号；一计数器用于每个时钟信号来临时侦测该输入脚的电平，若为低电平则计数清零，若为为高电平则计数加1；一寄存器储存有一预设计数；及一比较控制器，用于比较该计数器的计数与该预设计数，在计数达到该预设计数后通过该输出脚输出一控制信号，用于控制逻辑电路按照时序工作。本发明延时电路在未采用专用的延迟电路的情况下满足主板上电时序的延迟，可以降低成本。 | ||
| 搜索关键词： | 电脑 主板 延时 电路 | ||
【主权项】：
一种电脑主板，包括一电压转换器、一可编程逻辑器件CPLD及一逻辑电路，该电压转换器用于在该电脑主板接通电源后转换出一待机电压，该电压转换器，包括一电压合格脚用于在该待机电压正常后输出一高电平，其特征在于，该CPLD包括：一振荡器，用于产生时钟信号；一输入脚，用于该电压合格脚连接；一计数器，用于每个时钟信号来临时侦测该输入脚的电平，若该输入脚为低电平则计数清零，而该输入脚为高电平则计数加1；一寄存器，储存有一预设计数；及一比较控制器，用于比较该计数器的计数与该预设计数，并在该计数器的计数达到该预设计数后通过该输出脚输出一控制信号，用于控制逻辑电路按照时序工作。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于鸿富锦精密工业（深圳）有限公司;鸿海精密工业股份有限公司，未经鸿富锦精密工业（深圳）有限公司;鸿海精密工业股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210549823.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种智能终端的屏保解锁方法
- 下一篇：电能表直流与偶次谐波状态下性能检测装置
