[发明专利]一种基于CMOS封装的共像面成像方法无效
| 申请号： | 201210543209.3 | 申请日： | 2012-12-13 |
| 公开（公告）号： | CN103024308A | 公开（公告）日： | 2013-04-03 |
| 发明（设计）人： | 王向军;于雅楠;张为;林琳;刘峰 | 申请（专利权）人： | 天津大学 |
| 主分类号： | H04N5/374 | 分类号： | H04N5/374;H04N5/3745 |
| 代理公司： | 天津市北洋有限责任专利代理事务所 12201 | 代理人： | 温国林 |
| 地址： | 300072*** | 国省代码： | 天津;12 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于CMOS封装的共像面成像方法，在光感应芯片的成像感应区上进行分区成像布局，划分为至少两个成像感应区，相邻成像感应区由间隔区相互分离，每个所述成像感应区都对应一个光学通道，不同场景信息或是同一场景的不同光谱信息通过各自独立的所述光学通道同时成像到所述光感应芯片上；用金线将所述光感应芯片与基板堤坝的内部引线键合区连接；各个所述成像感应区的像素光电转换过程相互独立，各所述成像感应区的光电转换信号统一由外围支持电路处理。本方法满足了系统微小型化在尺寸和体积上的整体结构设计要求；达到了立体视觉成像的实时性要求，也避免了完全依靠多光路进行像面分割所带来的成像区交界处较差的图像效果。 | ||
| 搜索关键词： | 一种 基于 cmos 封装 共像面 成像 方法 | ||
【主权项】：
一种基于CMOS封装的共像面成像方法，其特征在于，所述方法包括以下步骤：（1）在光感应芯片的成像感应区上进行分区成像布局，划分为至少两个成像感应区，相邻成像感应区由间隔区相互分离，每个所述成像感应区都对应一个光学通道，不同场景信息或是同一场景的不同光谱信息通过各自独立的所述光学通道同时成像到所述光感应芯片上；（2）用金线将所述光感应芯片与基板堤坝的内部引线键合区连接；（3）各个所述成像感应区的像素光电转换过程相互独立，各所述成像感应区的光电转换信号统一由外围支持电路处理。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于天津大学，未经天津大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210543209.3/，转载请声明来源钻瓜专利网。
