[发明专利]非易失性存储器件及其制造方法和操作方法有效
| 申请号： | 201210512963.0 | 申请日： | 2012-12-04 |
| 公开（公告）号： | CN103177762B | 公开（公告）日： | 2017-06-27 |
| 发明（设计）人： | 卢侑炫 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | G11C16/10 | 分类号： | G11C16/10;G11C16/34;G11C16/04;H01L27/11524 |
| 代理公司： | 北京弘权知识产权代理事务所(普通合伙)11363 | 代理人： | 石卓琼,俞波 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种非易失性存储器件及其制造方法和操作方法。所述非易失性存储器件包括第一存储串和第二存储串，第一存储串和第二存储串每个都分别包括顺序地串联耦接的第一漏极选择晶体管、第二漏极选择晶体管、多个存储器单元以及源极选择晶体管；第一位线，所述第一位线与第一存储串的第一漏极选择晶体管与第二漏极选择晶体管之间的节点耦接；以及第二位线，所述第二位线与在第二存储串的第一漏极选择晶体管的一侧的第二存储串的端部节点耦接，其中，第一存储串和第二存储串的第一漏极选择晶体管的栅极彼此耦接，且第一存储串和第二存储串的第二漏极选择晶体管的栅极彼此耦接。 | ||
| 搜索关键词： | 非易失性存储器 及其 制造 方法 操作方法 | ||
【主权项】：
一种非易失性存储器件，包括：第一存储串和第二存储串，第一存储串和第二存储串每个都分别包括顺序串联耦接的第一漏极选择晶体管、第二漏极选择晶体管、多个存储器单元以及源极选择晶体管；第一位线，所述第一位线与所述第一存储串的第一漏极选择晶体管与第二漏极选择晶体管之间的节点耦接；以及第二位线，所述第二位线与在所述第二存储串的第一漏极选择晶体管一侧的所述第二存储串的端部节点耦接，从而所述第一位线和所述第二位线与彼此不同的节点耦接，其中，所述第一存储串和所述第二存储串的第一漏极选择晶体管的栅极彼此耦接，且所述第一存储串和所述第二存储串的第二漏极选择晶体管的栅极彼此耦接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210512963.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种分析不同种植模式下作物根部互作的容器
- 下一篇：一种水果采摘器用刀具
