[发明专利]一种处理器单粒子效应的频率响应的测试系统及方法

摘要

本发明涉及一种处理器单粒子效应的频率响应的测试系统及方法，包括被测处理器、被测处理器I/O管脚配置系统、中心控制系统等。被测处理器I/O管脚配置系统是中心控制系统与不同处理器之间的接口，它是由现场可编程门阵列（FPGA）实现；中心控制系统负责控制整个测试系统各元件之间协调工作，并完成对测试数据的部分处理；它与上位机之间通过高速数据传输系统连接，实现与上位置之间的实时通信。该系统及方法可以实现不同类型处理器工作频率的连续可调，测试不同处理器的单粒子闩锁效应、单粒子翻转效应、单粒子瞬态效应的敏感工作频率窗口，为高频、超大规模的集成电路单粒子效应全面考核提供了平台。

主权项

一种处理器单粒子效应的频率响应的测试系统，其特征在于：包括供电单元（6）、中心控制系统（3）、时钟解决系统（4）、可变工作频率的数据高速实时处理模块（5）、高速数据传输系统（8）；所述供电系统（6）向中心控制系统（3）、时钟解决系统（4）、可变工作频率的数据高速实时处理模块（5）提供独立电源；所述高速数据传输系统（8）用于实现中心控制系统（3）与上位机（10）的串行接口通信；所述中心控制系统（3）包括被测处理器I/O管脚配置系统（2）；所述中心控制系统（3）用于执行上位机（10）对测试系统发出的指令，并调度测试系统各功能模块协同工作；所述被测处理器I/O管脚配置系统（2）对被测处理器的I/O管脚进行定义，并为其提供相应输入信号，以及对其输出信号进行采集；所述时钟解决系统（4）包括数字频率合成器和时钟发生器；所述数字频率合成器接受中心控制系统（3）发出的上位机指令，产生所需要的任意时钟频率；所述时钟发生器为数字频率合成器提供基准时钟；所述可变工作频率的数据高速实时处理模块（5）包括由FPGA配置的高速FIFO缓存器和比较器；所述FIFO缓存器与中心控制系统（3）的数据接口相连；所述FIFO缓存器和比较器的工作时钟与被测处理器保持同步，对被测处理器按照不同速率输出的每一个输出字进行实时校验和处理，并向中心控制系统和上位机传送测试结果。