[发明专利]高度并行的CMMB中QC-LDPC编码器和编码方法

摘要

本发明涉及一种解决CMMB系统中两种不同码率QC-LDPC码高度并行编码的方案，其特征在于，所述系统的QC-LDPC码的高度并行编码器主要由寄存器、查找表、bc位二输入异或门和b位二输入异或门四部分组成。本发明提供的QC-LDPC高度并行编码器兼容多码率，能充分利用FPGA逻辑资源中的查找表功能，在保持编码速度不变的条件下有效减少资源需求，具有控制简单、资源消耗少、功耗小、成本低等优点。

主权项

一种适合于CMMB标准中两种不同码率QC‑LDPC码的高度并行编码器，QC‑LDPC码的生成矩阵GQC是由a×t个b×b阶循环矩阵Gi，j构成的阵列，其中，a、t和b皆为正整数，t=a+c，1≤i≤a，1≤j≤t，两种不同码率η分别是1/2、3/4，对于这两种不同码率QC‑LDPC码，均有t=36和b=256，两种不同码率对应的参数a分别是18、27，两种不同码率对应的参数c分别是18、9，b=ux的一种分解方法是u=4，x=64，生成矩阵GQC对应码字(s,p)，GQC的前a块列对应的是信息向量s，后c块列对应的是校验向量p，以b比特为一段，信息向量s被等分为a段，即s=(s1,s2,…,sa)，校验向量p被等分为c段，即p=(p1,p2,…,pc)，第i段信息向量si=(si,1,si，2，…,si,b)，其特征在于，所述编码器包括以下部件：寄存器R1～Rt，寄存器R1～Ra用于缓存信息向量s=(s1,s2,…,sa)，寄存器Ra+1～Rt用于计算和存储校验向量p=(p1,p2,…,pc)；查找表L1～La，分别并行输入u位信息比特构成的向量hm={sm，un+1,sm,un+2,…,sm，un+u}，并行输出bc位向量vm，其中，1≤m≤a，0≤n

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。 免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州威士达信息科技有限公司，未经苏州威士达信息科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/201210476065.4/，转载请声明来源钻瓜专利网。