[发明专利]基于FPGA的外扩DDR2的读写方法及基于FPGA的外扩DDR2颗粒存储器

摘要

基于FPGA的外扩DDR2的读写方法及基于FPGA的外扩DDR2颗粒存储器，属于存储介质领域，本发明为解决现有DDR2数据存储技术不具有通用性的问题。本发明对于高速数据采集、高速通讯和数字信号处理中产生的大批量的数据，通过FPGA的处理和转换，存储在大容量的DDR2存储单元中，并在提出请求时读出。存储和读取的控制信号由FPGA中的DDR2控制逻辑完成，当外部器件或FPGA中其他逻辑模块提出读写请求时，DDR2控制逻辑将请求信号转换为DDR2颗粒的控制信号，并且将读写数据和地址进行相应的转换，与DDR2进行数据交换。硬件设计的核心部分为FPGA内部的逻辑设计，该部分采用Verilog语言实现。

主权项

基于FPGA的外扩DDR2的读写方法，该方法涉及的设备包括FPGA和DDR2，FPGA中设置DDR2控制逻辑模块(1)，DDR2控制逻辑模块(1)控制DDR2的读写操作；DDR2控制逻辑模块(1)包括WFIFO(1‑1)、RFIFO(1‑2)、DDR2控制器驱动模块(1‑3)和DDR2控制器(1‑4)，其特征在于，该方法包括写步骤和读步骤：写步骤包括以下步骤：当WFIFO(1‑1)空闲时，外部逻辑向WFIFO(1‑1)写入数据的步骤；WFIFO(1‑1)完成写操作后，发送标志位给外部逻辑的步骤；当DDR2控制器(1‑4)空闲时，外部逻辑向DDR2控制器驱动模块(1‑3)发送写DDR2请求信号，同时发送通道信息、数据允许位、地址和地址有效位的步骤；DDR2控制器驱动模块(1‑3)将该写DDR2请求信号传递给DDR2控制器(1‑4)的步骤；当DDR2控制器驱动模块(1‑3)接收到DDR2控制器(1‑4)返回的请求数据信号后，DDR2控制器驱动模块(1‑3)读取WFIFO(1‑1)中写满的数据，并将该数据通过DDR2控制器(1‑4)存储在DDR2中的步骤；读步骤包括以下步骤：当DDR2控制器(1‑4)空闲时，外部逻辑向DDR2控制器驱动模块(1‑3)发送读DDR2请求信号，同时发送地址、地址允许位和数据允许位的步骤；DDR2控制器驱动模块(1‑3)将该读DDR2请求信号发送给DDR2控制器(1‑4)的步骤；DDR2控制器(1‑4)从DDR2中将相应地址中数据取出，同时数据有效位标志置为有效的步骤；将数据有效位标志作为RFIFO(1‑2)的写请求信号，将DDR2中取出的数据写入RFIFO(1‑2)中的步骤；完成请求次数的读操作后，外部逻辑向RFIFO(1‑2)发送读请求，从RFIFO(1‑2)中将数据输出的步骤。