[发明专利]于穿硅通孔的背面薄化工艺中防止铜污染的方法

摘要

本发明涉及一种于穿硅通孔的背面薄化工艺中防止铜污染的方法。于半导体基板中设置有至少一穿硅通孔，该至少一穿硅通孔包括一铜金属层、一阻障层及一绝缘层。将半导体基板以正面与一载板结合。于半导体基板的背面的一硅层进行研磨，直到硅层于穿硅通孔上留有一预定厚度为止，或是当阻障层包括一具有比硅层高的研磨磨擦系数的材料时，研磨超过该预定厚度时可继续研磨，而以阻障层做为研磨停止层。对上述研磨后的半导体基板的背面的硅层进行蚀刻以再部分移除硅层而露出穿硅通孔的一部分高度。于薄化用的研磨中，并未使铜金属层露出接受研磨，所以可避免因研磨时铜抹污所造成的铜污染问题。

主权项

一种于穿硅通孔的背面薄化工艺中防止铜污染的方法，其特征在于包含：提供一半导体基板，该半导体基板具有一正面与一背面，于该背面包括一硅层，由该半导体基板的该正面往该背面方向直通到该硅层中设置有至少一穿硅通孔，该至少一穿硅通孔包括一铜金属层、一阻障层及一绝缘层，该阻障层包括一具有比该硅层高的研磨磨擦系数的材料，以做为一研磨停止层；将该半导体基板以该正面与一载板结合；于该半导体基板的该背面的该硅层进行研磨，直到该硅层于该第一穿硅通孔上留有一预定厚度、或是研磨超过预定厚度时就研磨到该研磨停止层为止；及对上述研磨后的该半导体基板的该背面的该硅层进行蚀刻以再部分移除该硅层而露出一部分高度的该至少一穿硅通孔。