[发明专利]基于体硅的三维阵列式后栅型SiNWFET制备方法有效
| 申请号： | 201210093631.3 | 申请日： | 2012-03-31 |
| 公开（公告）号： | CN102646597A | 公开（公告）日： | 2012-08-22 |
| 发明（设计）人： | 黄晓橹;傅昶 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/28 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 陆花 |
| 地址： | 201203 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于体硅的三维阵列式后栅型SiNWFET制备方法，包括：提供一体硅衬底，所述体硅衬底上交替生长有SiGe层和Si层；对所述SiGe层和Si层进行光刻和刻蚀，形成阵列式鳍形有源区，剩余的SiGe层和Si层作为源漏区；通过选择性刻蚀去除所述阵列式鳍形有源区中的SiGe层，形成三维阵列式硅纳米线；在所述源漏区之间的体硅衬底上形成虚拟隔离层；在所述虚拟隔离层内形成栅极沟槽；在所述三维阵列式硅纳米线上形成栅极氧化层；在所述栅极沟槽内形成栅极；去除虚拟隔离层，形成隔离沟槽；在所述隔离沟槽内形成隔离介质层。本发明采用虚拟隔离层，利于栅极沟槽轮廓控制；采用常规的栅极氧化层；三维阵列式硅纳米线结构，利于增大器件集成度和器件电流驱动能力。 | ||
| 搜索关键词： | 基于 三维 阵列 式后栅型 sinwfet 制备 方法 | ||
【主权项】：
一种基于体硅的三维阵列式后栅型SiNWFET制备方法，其特征在于，包括：提供一体硅衬底，所述体硅衬底上交替生长有SiGe层和Si层；对所述SiGe层和Si层进行光刻和刻蚀，形成阵列式鳍形有源区，剩余的SiGe层和Si层作为源漏区；通过选择性刻蚀去除所述阵列式鳍形有源区中的SiGe层，形成三维阵列式硅纳米线；在所述源漏区之间的体硅衬底上形成虚拟隔离层；在所述虚拟隔离层内形成栅极沟槽；在所述三维阵列式硅纳米线上形成栅极氧化层；在所述栅极沟槽内形成栅极；去除虚拟隔离层，形成隔离沟槽；在所述隔离沟槽内形成隔离介质层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210093631.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
