[发明专利]基于埋层N型阱的异质结1T-DRAM结构及其制备方法有效
| 申请号： | 201110314325.3 | 申请日： | 2011-10-17 |
| 公开（公告）号： | CN102856357A | 公开（公告）日： | 2013-01-02 |
| 发明（设计）人： | 黄晓橹;陈玉文 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L29/12 | 分类号： | H01L29/12;H01L27/108;H01L21/8242 |
| 代理公司： | 上海新天专利代理有限公司 31213 | 代理人： | 王敏杰 |
| 地址： | 201210 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种基于埋层N型阱的异质结1T-DRAM结构及其制备方法，有效增大了体区与埋层N型阱之间、体区与源区之间的孔穴势垒，从而有效增大1T-DRAM单元的体电势的变化范围，进而有效增大其阈值电压的变化范围，使得读出的信号电流变大，即增大了信号裕度（margin）。同时，由于增大了体区与埋层N型阱之间、体区与源区之间的孔穴势垒，有效减小了体区与埋层N型阱之间、体区与源区之间的漏电流，增大了1T-DRAM的保留时间。另外，由于采用窄禁带的SiGe作为体区层和漏区，有效增大碰撞电离效应，以增大体区孔穴产生速率，增大1T-DRAM单元的读写速率。 | ||
| 搜索关键词： | 基于 异质结 dram 结构 及其 制备 方法 | ||
【主权项】：
一种基于埋层N型阱的异质结1T‑DRAM结构，其特征在于，包括底层硅、位于所述硅基底上方的埋层N型阱层、和位于所述埋层N型阱层上方的顶层硅；还包括有栅极和位于栅极两侧的浅沟槽，所述栅极位于所述顶层硅的上表面，所述浅沟槽上表面与所述顶层硅上表面处于同一平面，所述浅沟槽下底面位于所述埋层N型阱中；所述栅极与浅沟槽之间的体区层中分别为源区和漏区；其中，所述顶层硅材质为P型锗硅（SiGe），所述源区材质为N+型碳化硅（SiC），所述漏区材质为N+型SiGe，所述埋层N型阱层材质为N型SiC。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110314325.3/，转载请声明来源钻瓜专利网。
- 上一篇：包覆成型的钢轮
- 下一篇：一种适宜花生油加工的花生品质测定及其评价方法
- 同类专利
- 专利分类
