[发明专利]一种用于大规模FPGA设计中的调试方法有效
| 申请号： | 201110254985.7 | 申请日： | 2011-08-31 |
| 公开（公告）号： | CN102955127A | 公开（公告）日： | 2013-03-06 |
| 发明（设计）人： | 龚永鑫 | 申请（专利权）人： | 北京中电华大电子设计有限责任公司 |
| 主分类号： | G01R31/3177 | 分类号： | G01R31/3177 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 100102 北京市朝阳*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种用于大规模FPGA设计的调试方法，主要目的是提供一种比较通用的调试的方法，从而节省FPGA原型调试的时间，提高FPGA原型调试时的效率。主要原理是设计出一个冗余的控制逻辑，主机端通过UART接口操作配置控制逻辑的相应寄存器，实现外部测试管脚选择连接到某个FPGA芯片内部待测信号。该方法结构简单，易于实现，通过一个外部测试管脚可以对FPGA芯片多个内部待测信号进行测试，可以在测试中自由选择某些FPGA芯片内部待测信号，而不需要提前设置信号分组。 | ||
| 搜索关键词： | 一种 用于 大规模 fpga 设计 中的 调试 方法 | ||
【主权项】：
一种用于大规模FPGA设计中的调试方法，其特征在于，主机通过UART接口操作控制逻辑实现在内部待测信号与外部测试管脚的连接，步骤如下：设置好内部待测信号，假设有2N个待观测信号，提前把这2N个信号设为内部待测信号并连接到FPGA内部的控制逻辑，N为大于等于1的整数；FPGA内部的控制逻辑的输入为2N个内部待测信号，FPGA的输出接到FPGA的外部测试管脚，假设外部测试管脚一共为X个，FPGA的控制逻辑通过UART进行寄存器配置，可配置的X个寄存器控制X个外部测试管脚连接到哪个内部待测信号，最终，外部测试管脚连接到内部待测信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京中电华大电子设计有限责任公司，未经北京中电华大电子设计有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110254985.7/，转载请声明来源钻瓜专利网。
- 上一篇：正交望远镜
- 下一篇：一种SULT1A1基因多态性检测特异性引物和液相芯片
