[发明专利]延时单元电路无效
申请号: | 201110243304.7 | 申请日: | 2011-08-23 |
公开(公告)号: | CN102299701A | 公开(公告)日: | 2011-12-28 |
发明(设计)人: | 刘铭 | 申请(专利权)人: | 北京兆易创新科技有限公司 |
主分类号: | H03K5/13 | 分类号: | H03K5/13 |
代理公司: | 北京科龙寰宇知识产权代理有限责任公司 11139 | 代理人: | 孙皓晨 |
地址: | 100084 北京市海*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种延时单元电路,其包括:第一PMOS管,其源极与电源VDD相连接,其漏极与第二PMOS管的源极相连接,其栅极与输入电压Vin相连接;第二PMOS管,其栅极与第一滤波电路相连接,其漏极分别与第二NMOS管的漏极和公共连接点相连接;第二NMOS管,其漏极与公共连接点相连接,其栅极与第二滤波电路相连接,其源极与第一NMOS管的漏极相连接;第一NMOS管,其栅极与输入电压Vin相连接,其源极接地;第一电容,其第一端与公共连接点相连接,其第二端与电源VDD相连接;第二电容,其第一端与公共连接点相连接,其第二端接地;反相器,其输入端与公共连接点相连接。 | ||
搜索关键词: | 延时 单元 电路 | ||
【主权项】:
一种延时单元电路,其特征在于,包括:第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第一电容、第二电容、反相器、第一滤波电路和第二滤波电路,其中所述第一PMOS管的源极与电源VDD相连接,所述第一PMOS管的漏极与所述第二PMOS管的源极相连接,所述第一PMOS管的栅极与输入电压Vin相连接;所述第二PMOS管的栅极与所述第一滤波电路相连接,所述第二PMOS管的漏极分别与所述第二NMOS管的漏极和公共连接点相连接;所述第二NMOS管的漏极与所述公共连接点相连接,所述第二NMOS管的栅极与所述第二滤波电路相连接,所述第二NMOS管的源极与所述第一NMOS管的漏极相连接;所述第一NMOS管的栅极与输入电压Vin相连接,所述第一NMOS管的源极接地;所述第一电容的第一端与所述公共连接点相连接,所述第一电容的第二端与电源VDD相连接;所述第二电容的第一端与所述公共连接点相连接,所述第二电容的第二端接地;所述反相器的输入端与所述公共连接点相连接;所述第一滤波电路,用于在上升沿滤除电源和地对所述延时单元电路的噪声;所述第二滤波电路,用于在下降沿滤除电源和地对所述延时单元电路的噪声。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京兆易创新科技有限公司,未经北京兆易创新科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201110243304.7/,转载请声明来源钻瓜专利网。
- 上一篇:层叠纳米纤维结构的生产和用途
- 下一篇:基于代码查询进行源代码插桩的方法