[发明专利]交替式ADC

摘要

流水线型模数转换器（ADC）常用于高频应用中；然而，工作在高采样率常常将导致高功耗或者紧的时序约束。因此，这里提出了一种ADC，其允许宽松的时序（这能够采用高采样率）以及低功耗。这是通过使用在时钟信号的非重叠部分进行采样的多路复用的前端跟踪与保持（T/H）电路并且结合“重复使用”或者共享的模拟处理电路来实现的。并行的跟踪与保持（T/H）电路（304，306）接收模拟输入信号（AIN或者先前的残差）并通过时钟电路303提供半时钟周期（CLK/2）以在非重叠的逻辑相位上进行采样/保持。跟踪与保持（T/H）电路（304，306）通过多路复用器（308）分别耦合到模数转换器（ADC 310），并且耦合到数模转换器（DAC 312）、加法器（314）以及放大器（316），以执行模拟处理，从而解析用于数字输出电路（104）的采样信号并且产生残差信号（ROUT）。

主权项

一种交替式模数转换器即交替式ADC，其包括；多个跟踪与保持(T/H)电路，其接收模拟输入信号；多路复用器，其耦合到每一个所述跟踪与保持电路；模数转换器即ADC，其耦合到所述多路复用器；时钟电路，其接收时钟信号并且耦合到每一个所述跟踪与保持电路以及所述多路复用器，其中所述时钟电路控制所述跟踪与保持电路，使得所述跟踪与保持电路的跟踪相位是大致非重叠的，并且其中所述时钟电路控制每个跟踪与保持电路与ADC之间通过多路复用器的耦合；数模转换器即DAC，其耦合到所述ADC；加法器，其耦合到所述DAC和所述多路复用器，以便确定所述DAC的输出信号和所述多路复用器的输出信号之间的差；以及放大器，其耦合到所述加法器。