[发明专利]一种无线局域网SoC芯片结构无效
申请号: | 201010622309.6 | 申请日: | 2010-12-27 |
公开(公告)号: | CN102573113A | 公开(公告)日: | 2012-07-11 |
发明(设计)人: | 刘鹏;周卓;赵彦光 | 申请(专利权)人: | 北京中电华大电子设计有限责任公司 |
主分类号: | H04W84/12 | 分类号: | H04W84/12;H04W88/02 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 100102 北京市朝阳*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种具有多种主机接口,或不依赖主机可以自行工作的无线局域网SoC芯片结构。本发明根据无线局域网芯片的工作特点,发明了一种以32位处理器为核心的具有多种主机接口,或不依赖主机可以自行工作无线局域网SoC芯片结构。通过采用该本SoC芯片结构,达到保证该无线局域网芯片可以适配多种主机接口,或不依赖主机而自行工作,同时不影响无线局域网芯片网络传输性能的目的。 | ||
搜索关键词: | 一种 无线 局域网 soc 芯片 结构 | ||
【主权项】:
一种无线局域网SoC芯片结构,其特征在于,无线局域网芯片由中央处理器子系统、指令总线、指令与数据总线跨时钟处理模块、数据总线、高速主机接口子系统、安全子系统、协议加速子系统、外设子系统、功耗管理子系统、内存管理子系统组成;其中:中央处理器子系统由中央处理器、指令存储ROM、可一次编程存储器Efuse、指令存储器SRAM、中断控制器组成,通过指令总线将这些部件相连接;指令总线与数据总线通过指令与数据总线跨时钟处理模块相连接;高速主机接口子系统由SDIO主机接口控制器、高速SPI主机接口控制器、高速主机接口打包控制器组成,SDIO主机接口控制器、高速SPI主机接口控制器都与高速主机接口打包控制器相连接;内存管理子系统由内存管理控制器、数据缓存SRAM1、数据缓存SRAM2、DMA控制器组成,通过数据总线将这些部件相连;安全子系统由加密核电路以及安全子系统控制器电路构成;协议加速子系统由媒体接入控制器、数字基带处理器、ADC、DAC、射频传输器、PA、LNA、Switch电路构成;外设子系统由I2C控制器、工作方式可配置的SPI控制器、UART设备控制器、GPIO控制器、Timer控制器、Wdog控制器、RF配置控制器、sigma‑delta ADC、IO控制器组成;功耗管理子系统由电源/时钟/复位管理电路、频率时钟起振电路、时钟起振电路、供电电压调节器组成。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京中电华大电子设计有限责任公司,未经北京中电华大电子设计有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201010622309.6/,转载请声明来源钻瓜专利网。