[发明专利]低速时钟使能信号产生方法、装置和设备

摘要

本发明实施例公开了一种低速时钟使能信号产生方法、装置和设备，涉及移动通信技术领域，实现使用高速时钟模拟固定比例的低速时钟。设备包括：由第一选择器、第二选择器、寄存器、比较器、加法器和减法器组合实现取模运算效果的等效电路。方法包括：在第n个高速时钟的周期内，将C的n倍除以P所得到的余数M与所述C相比较；若所述余数M小于C，则输出有效的低速时钟使能信号；若所述余数M大于等于C，则输出无效的低速时钟使能信号；其中，所述高速时钟与所述低速时钟的整数比例为：P/C，P为高速时钟整数值，C为低速时钟整数值，n＝1，......，P。本发明应用于通信技术。

主权项

一种低速时钟使能信号产生设备，其特征在于，包括：第一选择器、第二选择器、寄存器、比较器、加法器和减法器，其中，高速时钟与低速时钟的整数比例为：P/C，P为高速时钟整数值，C为低速时钟整数值，则，所述第一选择器的第一输入端用于接收低速时钟整数值C，其第二输入端耦合至所述加法器的输出端，其控制输入端用于接收复位信号，其输出端耦合至所述寄存器的输入端；所述寄存器的输入端耦合至所述第一选择器的输出端，其驱动端用于接收高速时钟，其输出端分别耦合至所述比较器的输入端、所述第二选择器的第一输入端和所述减法器的第一输入端；所述比较器的第一输入端耦合至所述寄存器的输出端，其第二输入端用于接收高速时钟整数值P，其输出端输出低速时钟使能信号并耦合至所述第二选择器的控制输入端；所述第二选择器的第一输入端耦合至所述寄存器的输出端，其控制输入端耦合至所述比较器的输出端，其第二输入端耦合至所述减法器的输出端，其输出端耦合至所述加法器的第二输入端；所述减法器的第一输入端耦合至所述寄存器的输出端，其第二输入端用于接收高速时钟整数值P，其输出端耦合至所述第二选择器的第二输入端；所述加法器的第一输入端用于接收低速时钟整数值C，其第二输入端耦合至所述第二选择器的输出端，其输出端耦合至所述第一选择器的第二输入端。