[发明专利]差分输入信号接收电路

摘要

本发明涉及一种差分输入信号接收电路，它包括一个基本放大电路单元和一个迟滞电压产生电路单元。本发明电路在常规电路的基础上增加了两个PMOS管MP5、MP6，通过此两个PMOS管引入输入失调的方法来获得迟滞电压，不需要引入局部正反馈，就能获得稳定的迟滞电压。本发明电路兼具迟滞电压稳定和传输速率高的优点，可将差分输入信号接收电路的传输速率从常规电路的1.6Gb/s提高到2.4Gb/s。本发明电路可广泛应用于高速D/A转换器领域。

主权项

1.一种差分输入信号接收电路，其特征在于，它含有：一个基本放大电路单元，包括：作第一级放大电路的PMOS管MP1、PMOS管MP2、NMOS管MN1、NMOS管MN2、PMOS管MP10，其中，MP1的栅极接正输入端IN+，MP2的栅极接负输入端IN-，MP1、MP2的源极与MP10的漏极相接，MP10的源极接电源VDD，MP1的漏极与MN1的栅极、漏极连接在一起，其连接点为第一级放大电路的负输出端OUT1-，MP2的漏极与MN2的栅极、漏极连接在一起，其连接点为第一级放大电路的正输出端OUT1+，MN1、MN2的源极均接地；作第二级放大电路的NMOS管MN3、NMOS管MN4、PMOS管MP7、PMOS管MP8，其中，MP3的栅极接第一级放大电路的负输出端OUT1-，MP4的栅极接第一级放大电路的正输出端OUT1+，MP7的栅极、漏极与MP8的栅极相接，且与MN3的漏极相接，MN3、MN4的源极接地，MP7、MP8的源极接电源VDD，MP8的漏极与MN4的漏极相接；作偏置电流产生电路的NMOS管MN5、NMOS管MN6、PMOS管MP9，其中，MN5的栅极、漏极与MN6的栅极相接，并共同与偏置电压Vbias相接，MN5、MN6的源极接地，MN6、MP9的漏极与MP9、MP10的栅极接在一起；和一个迟滞电压产生电路单元，包括：PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6、PMOS管MP11、PMOS管MP12、PMOS管MP13、NMOS管MN7、NMOS管MN8、NMOS管MN9，其中，MP5的栅极接正输入端IN+，MP6的栅极接负输入端IN-，MP5的漏极接第一级放大电路的负输出端OUT1-，MP6的漏极接第一级放大电路的正输出端OUT1+，MP5的源极与MP3的漏极相接，MP6的源极与MP4的漏极相接，MP3、MP4、MP1、MP2的源极与MP10的漏极连接在一起，MP11、MN7的栅极与MP8、MN4的漏极连接在一起，MP3、MP12、MN8的栅极与MP11、MN7的漏极连接在一起，其连接点为A，MP4、MP13、MN9的栅极与MP12、MN8的漏极连接在一起，其连接点为B，MN7、MN8、MN9的源极均接地，MP11、MP12、MP13的源极均接电源VDD，MP13的漏极与MN9的漏极相接，作为整个差分输入信号接收电路的输出OUT。