[发明专利]高帧频高分辨率CMOS成像系统无效
| 申请号： | 200910021207.6 | 申请日： | 2009-02-20 |
| 公开（公告）号： | CN101540825A | 公开（公告）日： | 2009-09-23 |
| 发明（设计）人： | 杨少华;李斌康;郭明安;夏惊涛;陈彦丽;孙凤荣 | 申请（专利权）人： | 西北核技术研究所 |
| 主分类号： | H04N3/15 | 分类号： | H04N3/15;G06T1/00 |
| 代理公司： | 中国科学院西安专利中心 | 代理人： | 任 越 |
| 地址： | 710024*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明高分辨率高帧频成像系统，包括镜头、CMOS摄像机和计算机，CMOS摄像机包括高速CMOS传感器芯片、缓冲与电源单元、CPLD控制单元、地址与数据总线单元和高速存储单元，通过采用高速高分辨率CMOS芯片实现了CMOS摄像机1280×1024的分辨率，通过采用高速图像存储单元实时存储高帧频图像数据，具有高分辨率和高速图像数据存储的优点；另外，本发明在全分辨(1280×1024)时可以达到500帧/秒的工作速度，在ROI方式工作时帧频可以达到10000帧/秒以上(分辨率小于51×1280时)，两种工作方式可以通过选择系统模式实现，使用简单方便。 | ||
| 搜索关键词： | 帧频 高分辨率 cmos 成像 系统 | ||
【主权项】：
1、一种高帧频高分辨率CMOS成像系统，包括镜头(1)、CMOS摄像机(2)和计算机(5)，其特征在于：所述CMOS摄像机(2)包括高速CMOS传感器芯片(21)、缓冲与电源单元(22)、CPLD控制单元(23)、地址与数据总线单元(24)、高速存储单元(25)，所述CPLD控制单元(23)产生驱动时序用于驱动高速CMOS传感器芯片(21)，所述CPLD控制单元(23)产生同步控制信号用于控制缓冲与电源单元(22)和地址与数据总线单元(24)的数据传输，所述CPLD控制单元(23)用于控制高速存储单元(25)的存储阵列数据端口状态；所述高速CMOS传感器芯片(21)产生的数字图像数据送入缓冲与电源单元(22)，所述缓冲与电源单元(22)用于将缓冲后的数字图像数据送入地址与数据总线单元(24)，所述地址与数据总线单元(24)用于将缓冲与电源单元(22)送来的数字图像数据传输到高速存储单元(25)；所述缓冲与电源单元(22)用于将220V交流电源变为5V直流电源后向高速CMOS传感器芯片(21)供电；所述地址与数据总线单元(24)包括地址总线和数据总线(241)，所述地址总线(242)用于对高速存储单元(25)进行寻址从而进行读写的操作，所述数据总线(241)用于连接计算机(5)和CMOS摄像机(2)以及传输数字图像数据和同步控制信号；所述高速存储单元(25)用于CMOS成像单元输出数据的高速存储，其写时序由控制单元产生，其读时序由计算机软件进行配置产生。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西北核技术研究所，未经西北核技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910021207.6/，转载请声明来源钻瓜专利网。
