[发明专利]屏蔽栅极沟槽技术中基于电阻来测定蚀刻深度有效
| 申请号： | 200810086659.8 | 申请日： | 2008-03-21 |
| 公开（公告）号： | CN101271856A | 公开（公告）日： | 2008-09-24 |
| 发明（设计）人： | 李铁生;王宇;楼盈盈;安荷·叭剌 | 申请（专利权）人： | 万国半导体股份有限公司 |
| 主分类号： | H01L21/66 | 分类号： | H01L21/66;H01L21/306;H01L21/336;H01L29/78;H01L23/544 |
| 代理公司： | 上海新天专利代理有限公司 | 代理人： | 王敏杰 |
| 地址： | 百慕大哈密尔*** | 国省代码： | 百慕大群岛;BM |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种测定蚀刻深度的方法，一种形成屏蔽栅极沟槽(SGT)结构的方法和一种半导体装置晶圆。在具有沟槽的底层的一部分上形成材料层。用材料填充所述的沟槽。在材料层的测试区域上放置抗蚀性涂层，从而定义位于抗蚀性涂层之下的测试结构。抗蚀性涂层不覆盖沟槽。同向蚀刻材料，测量与测试结构电阻改变有关的信号。通过信号测定测试结构的横向底切DL，通过DL测定蚀刻深度DT。晶圆包括形成电桥的一个或多个测试结构。穿过连接洞的一个或多个金属连接线电连接所述的测试结构。所述的抗蚀性涂层在测试结构之上。 | ||
| 搜索关键词： | 屏蔽 栅极 沟槽 技术 基于 电阻 测定 蚀刻 深度 | ||
【主权项】：
1、一种测定蚀刻深度的方法，其特征在于，包括以下步骤：步骤1：在具有沟槽的底层的一区域上形成材料层，并使得所述的沟槽通过上述方式填充有该材料；步骤2：在所述材料层的测试区域上形成涂层，所述的涂层不覆盖所述的沟槽，所述的涂层规定了位于一个涂层区域下面的测试结构；步骤3：同方向蚀刻材料层；步骤4：在蚀刻过程中或蚀刻过程之后，测量与测试结构电阻改变相关的信号；步骤5：从信号来测量测试结构的横向底切DL的数值；步骤6：基于横向底切DL的数值，测量沟槽中材料的蚀刻深度DT。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于万国半导体股份有限公司，未经万国半导体股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810086659.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
