[发明专利]像素结构的制作方法以及像素结构有效
申请号: | 200710097482.7 | 申请日: | 2007-05-09 |
公开(公告)号: | CN101055854A | 公开(公告)日: | 2007-10-17 |
发明(设计)人: | 陈昱丞 | 申请(专利权)人: | 友达光电股份有限公司 |
主分类号: | H01L21/84 | 分类号: | H01L21/84;H01L21/768;H01L27/12;H01L23/522;G02F1/1362 |
代理公司: | 北京律诚同业知识产权代理有限公司 | 代理人: | 梁挥;祁建国 |
地址: | 台湾*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种像素结构的制作方法包括下列步骤:先提供一具有一像素区的基板。在基板上形成一第一金属层、一栅绝缘层与一半导体层后,藉由第一半调式或灰调式光罩将其图案化,形成一晶体管图案、一下层电容图案与一下层线路图案。接着,在依序形成覆盖上述三图案的一介电层与一电极层后,再将其图案化,以暴露出部分下层线路、下层电容与晶体管图案的一源极/漏极区,并在其上形成一第二金属层。然后,经由第二半调式或灰调式光罩图案化第二金属层与电极层,形成一上层线路、一源极/漏极图案与一上层电容图案,且部分电极层构成一像素电极。 | ||
搜索关键词: | 像素 结构 制作方法 以及 | ||
【主权项】:
1.一种像素结构的制作方法,其特征在于,包括:提供一基板,该基板具有一像素区;依序形成一第一金属层、一栅绝缘层与一半导体层于该基板上;图案化该第一金属层、该栅绝缘层与该半导体层,以形成一晶体管图案、一下层电容图案,一下层线路图案,其中该晶体管图案与该下层电容图案分别包括该第一金属层、该栅绝缘层与该半导体层,而该下层线路图案包括该第一金属层;依序形成一介电层与一电极层于该基板上,其中该介电层与该电极层覆盖该晶体管图案、该下层电容图案与该下层线路图案;图案化该介电层与该电极层,以暴露出部分该下层线路图案、部分该下层电容图案以及该晶体管图案的一源极/漏极区;形成一第二金属层于该电极层上,并使该第二金属层电性连接至该下层线路图案、该下层电容图案以及该晶体管图案的该源极/漏极区;以及图案化该第二金属层与该电极层,以形成一上层线路图案、一源极/漏极图案以及一上层电容图案,并且该像素区内的该第二金属层暴露出部分的该电极层以作为一像素电极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于友达光电股份有限公司,未经友达光电股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200710097482.7/,转载请声明来源钻瓜专利网。
- 上一篇:一种雪莲果醋及其制备方法
- 下一篇:磁头折片组合的回收方法及装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造