[发明专利]低导通电阻功率VDMOS晶体管的制造方法有效
| 申请号： | 200710092960.5 | 申请日： | 2007-11-09 |
| 公开（公告）号： | CN101150069A | 公开（公告）日： | 2008-03-26 |
| 发明（设计）人： | 张正元;冯志成;刘玉奎;胡明雨;郑纯 | 申请（专利权）人： | 中国电子科技集团公司第二十四研究所 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 400060重*** | 国省代码： | 重庆;85 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种低导通电阻功率VDMOS晶体管的制造方法。该方法是从降低两个VDMOS元胞之间正对漏端通道的导通电阻入手，在满足VDMOS管耐压的情况下，在N+硅片上的第一层N－外延层中的VDMOS晶体管栅(即两个VDMOS元胞之间)的正下方的区域，增加一个重掺杂N+区，从根本上直接降低了导通电阻，实现了降低VDMOS晶体管导通电阻的目的。本发明有效地解决了VDMOS工艺制造领域中功率VDMOS晶体管的导通电阻难于降低的瓶颈问题。 | ||
| 搜索关键词： | 通电 功率 vdmos 晶体管 制造 方法 | ||
【主权项】：
1.一种低导通电阻功率VDMOS晶体管的制造方法，其特征在于，该方法步骤包括：(1)在N+硅片上生长厚度为4～5μm的N-外延层；(2)生长厚度为950～1050nm的SiO2层，光刻，刻出需要形成N+区的区域；生长薄氧化层，套刻需要形成N+区的区域，砷离子注入；(3)去胶，在1100～1200℃下高温退火推结，形成所需要的N+区域；(4)在所述已具有N+区域的硅片上进行第二次外延，生长一层常规VDMOS晶体管制造所需的N-外延层；按常规VDMOS晶体管的制造工艺，进行常规功率VDMOS晶体管的制作。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第二十四研究所，未经中国电子科技集团公司第二十四研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710092960.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
