[发明专利]基于类路由技术的高速LDPC码译码器无效
| 申请号： | 200710092500.2 | 申请日： | 2007-07-31 |
| 公开（公告）号： | CN101106382A | 公开（公告）日： | 2008-01-16 |
| 发明（设计）人： | 谢东福;王琳;肖旻;张建文;徐位凯;陈岗 | 申请（专利权）人： | 重庆盖尔乐普科技发展有限公司 |
| 主分类号： | H03M13/11 | 分类号： | H03M13/11 |
| 代理公司： | 重庆华科专利事务所 | 代理人： | 康海燕 |
| 地址： | 400044重庆市沙坪*** | 国省代码： | 重庆;85 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明请求保护一种基于类路由技术的高速LDPC译码器，涉及数据传输与数据存储技术领域。为了克服现有LDPC译码器在校验点与变量点的信息传递过程中，冲突所引起的阻塞，本发明对任意LDPC码的变量点与校验点进行分组，并将分组映射到VNU与CNU中进行运算。通过CNU与VNU结点单元中的RAM阵列，保证了VNU与CNU的流水无阻塞工作。而经过分组后合理的时序划分，由存储控制器控制将迭代过程中空闲时序用来解决新生成的信息的存储问题。本发明能够实现极高的数据吞吐率，可以有效地降低资源占用。并且可广泛适用于高速数据通信领域。 | ||
| 搜索关键词： | 基于 路由 技术 高速 ldpc 译码器 | ||
【主权项】：
1.基于类路由技术的高速LDPC码译码器，变量点计算单元VNU级联双口RAM阵列构成VNU结点单元，校验点计算单元CNU级联双口RAM阵列构成CNU结点单元，其特征在于，一系列VNU结点单元的输出端直接连接独立的CNU的输入端，并通过VNU输出存储控制器控制下的开关矩阵，分别连接到一系列CNU结点单元；一系列CNU节点单元的输出通过CNU输出存储控制单元控制下的开关矩阵，分别连接到一系列VNU结点单元的输入端。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于重庆盖尔乐普科技发展有限公司，未经重庆盖尔乐普科技发展有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710092500.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
