[发明专利]数据处理装置有效

专利信息
申请号: 200710078822.1 申请日: 2007-02-15
公开(公告)号: CN101025722A 公开(公告)日: 2007-08-29
发明(设计)人: 南崇博 申请(专利权)人: 夏普株式会社
主分类号: G06F13/28 分类号: G06F13/28;H04N1/00
代理公司: 北京纪凯知识产权代理有限公司 代理人: 龙淳;刘颖
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供了一种DMA模式数据处理装置,该数据处理装置能够进行高速的数据处理并能够有效使用存储器总线。对于执行将数据写入存储器和从存储器读取数据中的至少一项的DMA电路,设置了根据CPU的指令工作的开关SW,并且可以基于CPU指令将第一DMA电路和第二DMA电路的存储器数据线和命令信号线通过线路连接起来。因此,当一个DMA电路执行将数据写入存储器或从存储器读取数据时,另一个DMA电路可以获取数据并可以将数据传送到存储器的其它地址或将数据传送到输入/输出装置。
搜索关键词: 数据处理 装置
【主权项】:
1.一种数据处理装置,包括:允许数据写入和数据读取的存储器;主控单元,其输出将数据写入到所述存储器和从所述存储器读取数据的开始指令;多个DMA电路,其执行将数据写入所述存储器和从所述存储器读取数据之中的至少一项,以在完成将数据写入所述存储器和从所述存储器读取数据之中的至少一项时输出结束通知;和多个起动指令单元,其输出用于起动所述DMA电路中的每个的起动指令,所述起动指令单元响应来自所述主控单元的所述开始指令或来自所述DMA电路的所述结束通知而输出所述起动指令,所述DMA电路响应来自所述起动指令单元的起动指令而起动;所述数据处理装置具有并列组形成电路,所述并列组形成电路用于基于来自所述主控单元的指令而形成所述DMA电路中的任两个或多个DMA电路的并列组,所述并列组形成电路允许在一个DMA电路的写入处理或读取处理中被处理的数据被另一个DMA电路获得。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于夏普株式会社,未经夏普株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200710078822.1/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top