[发明专利]总线控制器

摘要

提供一种总线控制器，其缩短到闪存结束为止的时间，从而避免处理器的性能恶化。总线控制器(100)包括：FIFO(111)，其以先进先出方式暂时保存从处理器向存储器存储的存储数据；闪存指针(112)，其保存指向接受了触发信号时存储在FIFO(111)中末尾的数据的指针；存储控制部(113)，其按照触发信号，把FIFO(111)保存的数据中的，从开头数据到闪存指针(112)指向的数据为止写入存储器，来对FIFO(111)进行部分闪存；等待电路(102)，到存储控制部(113)的部分闪存结束为止，其对由处理器执行的特定存取指令发生等待信号。

主权项

1.一种总线控制器，控制处理器和存储器之间的总线，其特征在于，该总线控制器包括：缓冲单元，其以先进先出方式暂时保存从处理器向存储器存储的存储数据；接受单元，其接受用于指示所述缓冲单元的部分闪存的触发信号；指针保存单元，其保存指针，该指针在所述触发信号被接受时，指向保存在缓冲单元中末尾的数据；写入单元，其按照所述触发信号，把保存在所述缓冲单元的数据中、从开头数据到所述指针指向的数据为止的数据写入存储器，从而向所述缓冲单元进行部分闪存；以及等待产生单元，直到由所述写入单元结束所述部分闪存为止，其对处理器所执行的特定存取指令产生等待信号。