[发明专利]1.0微米高压CMOS制造工艺无效
| 申请号： | 200610148732.0 | 申请日： | 2006-12-30 |
| 公开（公告）号： | CN101211851A | 公开（公告）日： | 2008-07-02 |
| 发明（设计）人： | 梁博 | 申请（专利权）人： | 上海先进半导体制造股份有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238 |
| 代理公司： | 上海专利商标事务所有限公司 | 代理人： | 陆嘉 |
| 地址： | 20023*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明揭示了一种1.0微米高压CMOS制造工艺，包括普通CMOS制造工艺，还包括：一BN层制造步骤，该BN层通过与周围的N阱、P阱相连而使与P型衬底隔离开来，所述隔离的P阱作为HVPMOS的漏区的高压扩展层；一栅层制造步骤，通过两次栅氧分别实现LVMOS和HVMOS所要求的栅氧厚度，使之既保持LVMOS的特性，又使HVMOS的栅极可以工作在高压；调整外延层的厚度和掺杂浓度以及N阱和P阱的结深和掺杂浓度使HVNMOS和HVPMOS的漏极都工作在高压。采用本发明的技术方案可以将高压电路与低压电路整合到一起从而可以根据不同的输出功率采用不同解决方案并且节约集成电路生产的成本。 | ||
| 搜索关键词： | 1.0 微米 高压 cmos 制造 工艺 | ||
【主权项】：
1.一种1.0微米高压CMOS制造工艺，包括普通CMOS制造工艺，其特征在于，还包括：一BN层制造步骤，该BN层通过与周围的N阱、P阱相连而使与P型衬底隔离开来，所述隔离的P阱作为HVPMOS的漏区的高压扩展层；一栅层制造步骤，通过两次栅氧分别实现LVMOS和HVMOS所要求的栅氧厚度，使之既保持LVMOS的特性，又使HVMOS的栅极可以工作在高压；调整外延层的厚度和掺杂浓度以及N阱和P阱的结深和掺杂浓度使HVNMOS和HVPMOS的漏极都工作在高压。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海先进半导体制造股份有限公司，未经上海先进半导体制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610148732.0/，转载请声明来源钻瓜专利网。
- 上一篇：电极结构，半导体器件，及其制造方法
- 下一篇：重油和沥青的浓集
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
