[发明专利]高耦合比的非挥发性存储器的制造方法无效
申请号: | 200610143396.0 | 申请日: | 2006-11-08 |
公开(公告)号: | CN101179052A | 公开(公告)日: | 2008-05-14 |
发明(设计)人: | 何青原;萧国坤 | 申请(专利权)人: | 力晶半导体股份有限公司 |
主分类号: | H01L21/8247 | 分类号: | H01L21/8247;H01L21/336;H01L21/28 |
代理公司: | 北京市柳沈律师事务所 | 代理人: | 陶凤波 |
地址: | 中国台湾新竹*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种存储器的制造方法,此方法例如是先提供一基底,基底上已形成有第一介电层与图案化的掩模层。于基底中形成多个隔离沟槽。之后,各向同性移除部分掩模层,以暴露出部分第一介电层,接着再形成绝缘材料于这些隔离沟槽中,形成多个隔离结构。继而,移除剩余的掩模层。然后,于基底上形成第二介电层。另外,第一导体层形成于第一介电层及第二介电层之上。接着,第二导体层形成于第一导体层之上。接下来,移除部分隔离结构。然后,形成第三介电层于基底表面。继而,形成第三导体层于第三介电层之上。 | ||
搜索关键词: | 耦合 挥发性 存储器 制造 方法 | ||
【主权项】:
1.一种存储器的制造方法,包括:提供基底,该基底上已形成有第一介电层与图案化的掩模层;移除未被图案化的该掩模层覆盖的该第一介电层与该基底,以形成多个隔离沟槽;各向同性移除部分该掩模层,以曝露出部分该第一介电层;形成绝缘材料于该些隔离沟槽中,与该掩模层高度相约,形成多个隔离结构;移除剩余的该掩模层;移除曝露出的该第一介电层,以曝露出部分该基底;于曝露出部分的该基底形成第二介电层;第一导体层形成于该第一及该第二介电层之上;第二导体层形成于该第一导体层之上,并填满该些隔离结构间的空隙;移除部分该些隔离结构,使该些隔离结构与该第一介电层的高度相约;形成第三介电层于该基底表面;以及形成第三导体层于该第三介电层之上。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于力晶半导体股份有限公司,未经力晶半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200610143396.0/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造