[发明专利]绝热锁存器及其在无绝热门的绝热CMOS时序电路中的应用

摘要

绝热锁存器及其在无绝热门的绝热CMOS时序电路中的应用，目前的绝热时序电路是由绝热触发器和绝热门组成，本发明将“绝热组合电路”和“绝热存储电路”二大部分融合为一整体，使信息存储功能和组合逻辑功能在空间上不可分割，任意绝热时序电路全部由绝热锁存器构成，不再加绝热门，不是按绝热触发器为单元传统方式组成的，是符合绝热时序电路特点的现实的方法，本发明绝热锁存器一共有三级绝热锁存器：基本绝热锁存器、次级激励绝热锁存器和初级激励绝热锁存器，所述的绝热锁存器由三管绝热反相器内核和二个控制门组成，每一级绝热锁存器包含一级绝热组合电路实现，用于低功耗超大规模数字集成电路。

主权项

1.一种绝热锁存器，一共有三级绝热锁存器：基本绝热锁存器、次级激励绝热锁存器和初级激励绝热锁存器，其特征是：每一级绝热锁存器包含一级绝热组合电路实现，所述的绝热锁存器由三管绝热反相器内核和二个控制门组成；所述的三管绝热反相器内核：三管中一个PMOS管p₁的源极接地即0电位，二个NMOS管n₁和n₂的源极接时钟cp即负交变电位，p₁的漏极和n₁的漏极以及n₂的栅极共同接到Q_r输出端，p₁的栅极和n₁的栅极以及n₂的漏极共同接到输出端，Q_r和地之间接控制管p₃即最简单的S控制门，p₃的栅极接控制信号和地之间接控制管p₂即最简单的R控制门，p₂的栅极接控制信号满足RS＝0，即满足p₂和p₃二管不同时导通，S＝1时p₃管导通，R＝1时p₂管导通，一般情况下控制管p₂和p₃改为多个PMOS控制管的串并联组合，即改为控制门，p₃改为S控制门，p₂改为R控制门，满足RS＝0就是满足S控制门和R控制门不同时导通，按S逻辑式和R逻辑式各自连接S控制门和R控制门的串并联结构，其中逻辑加+接为并联，逻辑乘·为接串联，且按变量取反接输入控制信号，即因PMOS控制管低电平有效，有相差为120°的三个时钟cp₀、cp₁和cp₂，初级激励绝热锁存器接时钟cp₀，次级激励绝热锁存器接时钟cp₁，基本绝热锁存器接时钟cp₂，三级绝热锁存器电路结构相同，所述的控制门为按绝热时序电路要求的控制门。