[发明专利]逻辑合成流程中最佳化关键路径时序的方法有效
| 申请号： | 200610073617.1 | 申请日： | 2006-04-13 |
| 公开（公告）号： | CN1828619A | 公开（公告）日： | 2006-09-06 |
| 发明（设计）人： | 提姆斯D·戴维斯 | 申请（专利权）人： | 威盛电子股份有限公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 周国城 |
| 地址： | 台湾省台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明揭示逻辑电路合成流程中最佳化关键路径时序的方法与系统。一传递延迟最佳化的第一脉冲逻辑单元耦接于一路径逻辑电路的前，另一设定时间最佳化的第二脉冲逻辑单元则耦接于该路径逻辑电路的后，其逻辑功能则与第一脉冲逻辑单元相同。关键路径时序是由第一脉冲逻辑电路单元的传递延迟、路径逻辑电路的传递延迟与第二脉冲逻辑电路单元的设定时间来决定。在此形式下，设计速度与耗电量可通过由关键路径其较佳的脉冲最佳化得到改善。 | ||
| 搜索关键词： | 逻辑 合成 流程 最佳 关键 路径 时序 方法 | ||
【主权项】：
1.一种数据处理系统，其特征在于数据处理系统包含：一路径逻辑电路；一第一脉冲逻辑电路单元，该第一脉冲逻辑电路单元耦接于该路径逻辑电路，并且该第一脉冲逻辑电路单元的输出是传送至该路径逻辑电路以处理该第一脉冲逻辑电路单元的输出，其中该第一脉冲逻辑电路单元是对传递延迟作最佳化；以及一第二脉冲逻辑电路单元，该第二脉冲逻辑电路单元具有与第一脉冲逻辑电路单元相同的逻辑电路功能，并且耦接于该路径逻辑电路以接收并处理该路径逻辑电路的输出，其中该第二脉冲逻辑电路单元是对设定时间作最佳化。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于威盛电子股份有限公司，未经威盛电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610073617.1/，转载请声明来源钻瓜专利网。
- 上一篇：半导体设计装置
- 下一篇：具有免工具式链条张紧器和导杆锁的链锯
