[发明专利]一种无读取延迟的先进先出存储器有效
| 申请号： | 200610060766.4 | 申请日： | 2006-05-25 |
| 公开（公告）号： | CN101079313A | 公开（公告）日： | 2007-11-28 |
| 发明（设计）人： | 王峻;邓子星;李浩 | 申请（专利权）人： | 李浩 |
| 主分类号： | G11C7/22 | 分类号： | G11C7/22 |
| 代理公司： | 北京律诚同业知识产权代理有限公司 | 代理人： | 黄韧敏 |
| 地址： | 518057广东省深圳市南*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明适用于芯片设计领域，提供了一种无读取延迟的先进先出存储器，包括一个双端口存储器和一个读地址指针控制单元，当读使能信号有效时，读地址指针控制单元在时钟信号的控制下产生双端口存储器的地址，双端口存储器同步向外部输出所述地址对应的数据，所述读地址指针控制单元包括一个地址指针计数器，一个地址指针加1计数器，以及一个选通器。本发明通过对FIFO读地址指针控制单元进行改进，消除了从FIFO读数据的读取延迟效应，使得在FIFO读端口发起读请求后，不必等待一个时钟周期就可在读出数据总线上得到有效数据，从而充分提高了FIFO读端口的带宽利用率，并简化了对FIFO的读出操作。 | ||
| 搜索关键词： | 一种 读取 延迟 先进 存储器 | ||
【主权项】：
1、一种无读取延迟的先进先出存储器，包括一个双端口存储器和一个读地址指针控制单元，当读使能信号有效时，读地址指针控制单元在时钟信号的控制下产生双端口存储器的地址，双端口存储器同步向外部输出所述地址对应的数据，其特征在于，所述读地址指针控制单元包括一个地址指针计数器，一个地址指针加1计数器，以及一个选通器；所述地址指针加1计数器的计数值为所述地址指针计数器的计数值加1；所述地址指针计数器和地址指针加1计数器通过所述选通器后将产生的地址输出；当读使能信号为高电平时，所述选通器选通所述地址指针计数器将产生的地址输出，当读使能信号为低电平时，所述选通器选通所述地址指针加1计数器将产生的地址输出。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于李浩，未经李浩许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610060766.4/，转载请声明来源钻瓜专利网。
- 上一篇：锂电池保护装置及其方法
- 下一篇：用于在电信网络中传送债务数据的方法和系统
