[发明专利]半导体集成电路无效
| 申请号： | 200480043669.3 | 申请日： | 2004-08-30 |
| 公开（公告）号： | CN1993682A | 公开（公告）日： | 2007-07-04 |
| 发明（设计）人： | 品川裕;片冈健;石川荣一;田中利广;柳泽一正;铃川一文 | 申请（专利权）人： | 株式会社瑞萨科技 |
| 主分类号： | G06F12/00 | 分类号： | G06F12/00;G11C16/02 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 李勇 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种具有中央处理器和被安置在该中央处理器的地址空间中的可重写非易失性存储区的半导体集成电路。该非易失性存储区具有第一非易失性存储区和第二非易失性存储区，它们根据阈值电压的差别来记忆信息。该第一非易失性存储区具有大于第二非易失性存储区的用于记忆信息集的阈值电压的最大变化宽度。当用于记忆信息的阈值电压的最大变化宽度更大时，既然对于存储单元由于存储信息的重写操作的压力变得更大，在保证重写操作的次数方面较差；然而，既然读取电流变得更大，存储信息的读取速度可以被加快。第一非易失性存储区可以被优先考虑以加快存储信息的读取速度并且第二非易失性存储区可以被优先考虑以保证更多的存储信息的重写操作次数。 | ||
| 搜索关键词： | 半导体 集成电路 | ||
【主权项】：
1.一种半导体集成电路，包括：中央处理器；以及被安置在所述中央处理器的地址空间中的可重写非易失性存储区，其中所述非易失性存储区具有第一非易失性存储区和第二非易失性存储区，它们根据阈值电压的差别来记忆信息；并且所述第一非易失性存储区具有大于所述第二非易失性存储区的用于存储信息集的阈值电压的最大变化宽度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技，未经株式会社瑞萨科技许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200480043669.3/，转载请声明来源钻瓜专利网。
