[发明专利]考虑耦合效应进行时延优化的标准单元总体布线方法无效

专利信息
申请号: 02156622.4 申请日: 2002-12-17
公开(公告)号: CN1416082A 公开(公告)日: 2003-05-07
发明(设计)人: 洪先龙;经彤;许静宇;张凌;胡昱 申请(专利权)人: 清华大学
主分类号: G06F17/50 分类号: G06F17/50
代理公司: 暂无信息 代理人: 暂无信息
地址: 100084 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 考虑耦合效应进行时延优化的标准单元总体布线方法属于集成电路标准单元总体布线领域,其特征在于它是在每条线网不受任何约束的条件下构造时延优化布线树,再优化布线拥挤,消除拥挤边后,用先后衔接的基于实验模拟的连线负载模型来估算连线电学参数,全等变换技术来计算连线延迟,通过用户给定的延迟信息表用查表+插值的方法来计算门延迟等三个步骤计算路径总延迟值,然后,用增强考虑了耦合效应的关键路径上线网的权值以减小线网附近的布线密度,从而也减小了耦合电容和路径总延迟的方法来优化电路时延。它能准确地计算电路的实际延迟时间;利用耦合效应对时延的影响,减少关键路径的耦合电容,导致关键路径总延迟下降和整个电路时延优化。
搜索关键词: 考虑 耦合 效应 进行 优化 标准 单元 总体 布线 方法
【主权项】:
1.考虑耦合效应进行时延优化的标准单元总体布线方法,含有用计算机在每条线网构造时延优化的Steiner树,优化布线拥挤,消除拥挤边,判断时延是否满足约束指标的步骤,其特征在于:在根据优化布线拥挤,消除拥挤边的布线结果进行时延计算以及后继的优化电路时延时,它依次采用如下步骤:(1)统计电路时延信息:(1.1)在估算互连线电学参数时使用WLE(Wire-Load-Estimation)互连线负载模型,它是通过在不同布线层对于金属线进行实验模拟,得到了离散的寄生参数并再进行曲线拟合而得到的,其输入参数为:金属线的线宽(W0)、实际线间距(S0)、线长(L)和所在的布线层序号(v);输出参数为:金属线的单位总电阻(Rt0)、单位总电容(Ct0)、单位耦合电容(Cc0);(1.2)用全等变换技术计算互连线延迟:见(K.J.Kerns,I.L.Wemple,A.T.Yang.‘StableandEfficientReductionofSubstrateModelNetworksUsingCongruenceTransforms.’In:ProceedingsofACM/IEEEICCAD,1995,207~214,采用全等变换方法来稳定而有效地降低衬底模型网络);它的输入参数为:线网每一段走线的总电容(Ct)、总电阻(Rt),线网的连接关系;输出参数为:线网每个漏点的延迟值(Ti)及传输时间(tr);(1.3)用查表和插值的方法计算门延迟:所用的表是用户在实施例中提供的每个库单元的延迟信息表及其对应的索引,输入参数为:门的输入Pin的传输时间(tr),门的输出负载总电容(即为输出的线网总电容Ct);输出参数为:门延迟值(Tg),门的输出Pin的传输时间(ti);(1.4)计算路径的总延迟:路径的总延迟=门延迟Tg+连线延迟Ti;(2)优化电路时延:设.非关键路径的边的权值:w~i=α1wcongi+α2wcoupi,α1+α2=1,其中,wcongi:该边拥挤引起的费用;wcoupi:该边耦合电容引起的费用;α1、α2:调整系数;则,关键路径的边的权值:w~i=α1wcongi+μα2wcoupi,μ>1,即通过减少关键路径上线网附近的布线密度,以减少其耦合电容,保证其时延的减小。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于清华大学,未经清华大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/02156622.4/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top