[发明专利]在半导体中形成漏斗形介层窗的方法有效
| 申请号： | 01110219.5 | 申请日： | 2001-04-02 |
| 公开（公告）号： | CN1378245A | 公开（公告）日： | 2002-11-06 |
| 发明（设计）人： | 林启发 | 申请（专利权）人： | 华邦电子股份有限公司 |
| 主分类号： | H01L21/30 | 分类号： | H01L21/30;H01L21/311;H01L21/31 |
| 代理公司： | 北京集佳专利商标事务所 | 代理人： | 王学强 |
| 地址： | 台湾新竹科*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种在半导体组件中的漏斗形介层窗的制造方法,包括下列主要步骤;利用电浆加强式化学气相沉积在晶圆上沉积基部介电层;在基部介电层上沉积底部介电层;在底部介电层上沉积至少一层外形润饰的介电层;在外形润饰的介电层的顶端沉积一层顶部介电层;在顶部介电层上形成一层光阻层;同时利用湿式蚀刻与干式蚀刻工艺,在多层介电层中形成漏斗形介层窗。 | ||
| 搜索关键词： | 半导体 形成 漏斗 形介层窗 方法 | ||
【主权项】：
1.一种在半导体中形成漏斗形介层窗的方法，其特征在于：包括：(a)沉积一基部介电层于一晶圆上；(b)沉积一底部介电层于该基部介电层上，该底部介电层有一第一预定的蚀刻速率；(c)沉积至少一外形润饰的介电层于该底部介电层上；(d)沉积一顶部介电层于该至少一层外形润饰的介电层上，其中该顶部介电层有一第二预定的蚀刻速率，而且该第二预定的蚀刻速率高于该第一预定的蚀刻速率，其中该底部介电层，该至少一层外形润饰的介电层以及该顶部介电层合称为一非基部介电层；以及(e)同时进行一湿式蚀刻与干式蚀刻工艺于一光阻层配合情况下，以形成漏斗形介层窗，漏斗形介层窗有一碗形上部份与一通常垂直的下部份，分别大约位于该非基部介电层与该基部介电层中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华邦电子股份有限公司，未经华邦电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/01110219.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
