[发明专利]非易失半导体存储器无效
| 申请号： | 00104076.6 | 申请日： | 2000-03-17 |
| 公开（公告）号： | CN1123892C | 公开（公告）日： | 2003-10-08 |
| 发明（设计）人： | 丹泽彻;田浦忠行;栗山正男 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | G11C16/00 | 分类号： | G11C16/00;G11C29/00 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 王永刚 |
| 地址： | 暂无信息 | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 电位发生电路生成2种擦除校验阈值EVT1、EVT2且EVT2＝EVT1+(OEVT-EVTL)。OEVT是过擦除阈值。将擦除校验阈值设定为EVT2时的擦除后的阈值电压分布的下限比OEVT还高。EVTL是将擦除校验阈值设置成EVT1时的擦除后的阈值电压分布的下限比OEVT还低。擦除校验阈值EVT1、EVT2，分别对应动作模式使用。例如，在写入/擦除测试时，将擦除校验阈值设定为EVT2。在通常动作时，将擦除校验阈值设定EVT1。 | ||
| 搜索关键词： | 非易失 半导体 存储器 | ||
【主权项】：
1.一种非易失半导体存储器，包括：控制电路，在擦除校验时输出第1控制信号；电位发生电路，根据上述第1控制信号，发生第1擦除校验阈值或者比上述第1擦除校验阈值还高的第2擦除校验阈值；校验电路，用上述第1或者第2擦除校验阈值判定从存储器单元读出的数据的值，并且比较上述数据的值与上述存储器单元的擦除结束时从上述存储器单元读出的数据的预期值来判断上述存储器单元的擦除是否结束。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/00104076.6/，转载请声明来源钻瓜专利网。
